最終更新:2010-04-22 (木) 12:47:05 (2768d)  

ALTERA > Stratix?
Stratix V はてなブックマークを見る
Top / Stratix V

28nmプロセス採用のハイエンドFPGA

概要

最大110万ロジックエレメント?(LE)相当のユーザー・ロジックを集積する。動作周波数は最大350MHz。53Mビットのメモリー(RAM)を搭載するほか、18×18ビット乗算器?で最大3680個に相当するDSPブロックや、最大28Gビット/秒で動作する高速シリアル・トランシーバも内蔵する。

シリーズ

  • Stratix V GT - 28Gビット/秒動作の高速シリアル・トランシーバ
  • Stratix V GX - 600Mビット/秒~12.5Gビット/秒動作の高速シリアル・トランシーバ
  • Stratix V GS - DSPに最適化、最大12.5Gビット/秒動作の高速シリアル・トランシーバ
  • Stratix V VE - 高速シリアル・トランシーバを搭載せずに、ユーザー・ロジックの集積規模を最大化

参考