最終更新:2018-05-24 (木) 17:59:39 (2157d)
キャッシュ
Top / キャッシュ
- ローカルキャッシュ?
- キャッシュコントロール
- プロキシ
x86
L1キャッシュ?
L2キャッシュ?
Intel Smart Cache (L2～L3)
- Coreマイクロアーキテクチャでは、L2 キャッシュをコアが共有するアーキテクチャになっている
メモ
CPU L1 Data L1 Inst L2 L3 Core i7-4800MQ 4*32KB(8way) 4*32KB(8way) 4*256KB(8way) 6MB(12way) Core i7-6600U 2*32KB(8way) 2*32KB(8way) 2*256KB(4way) 4MB(16way) Core 2 Duo U9300 2*32KB(8way) 2*32KB(8way) 3MB(12way) -
ラインサイズ
- 1回にデータをどれだけ取り込むか
- PentiumやP6(Pentium Pro～Pentium III)では、ラインサイズが32Byte
- Pentium 4以降のCPUは64Byte
- Core i7-3820はL1,L2,L3とも64バイト
nウェイセットアソシエイティブ
- nはいくつのタグを持つか
